Motorola公司的PowerPC嵌入式处理器在全球通信处理器市场上处于无可争议的领先地位(占据70％以上的市场份额)，这主要应当归功于PowerQUICC系列的PowerPC嵌入式处理器芯片控制工程网版权所有，即MPC8xx系列处理器(包括MPC823、MPC850、MPC855、MPC860等)。
    MPC8xx系列嵌入式处理器电源模块的结构和特性与其它类型的嵌入式处理器有较大差异，与微控制器(MCU)和数字信号处理器(DSP)差别更大。正确了解和理解其结构和特点，对于其外部电源电路设计是非常重要的。因此，首先介绍电源模块的功能框图和电源引唧，然后在此基础上说明电源电路的设计方法和实用电路。

1 MPc8xx系列处理器电源系统
    为了保证电池供电系统的电池寿命，MPC8xx系列处理器的电源系统提供了5种类型的节电模式：正常模式(包括正常高和正常低2个模式)、磕睡模式、睡眠模式、深度睡眠模式和下电模式。为此，MPC8xx系列处理器设计了如图1所示的电源系统结构，其电源引脚描述如表l所列。&

点击看原图

点击看原图

    由图1可知，MPC8xx处理器内置有4种不同的电源平面，通常称之为供电轨道。系统设计者可以为每一种供电轨道提供一种电源。其中，I／O缓冲器、系统锁相环(SPLL—System Phase—Locked Loop)的数字部分和时钟控制部分电路是由VDDH引脚提供的3.3V±5％电源供电的，在此称之为VDDH供电轨道；内部逻辑(包括PowerPC嵌入式处理器模块、通信处理器模块和系统接口单元等的逻辑电路)和时钟驱动是由VDDL引脚提供的3.3V电源供电，在此称之为VDDL控制工程网版权所有，供电轨道；为了提高系统时钟信号(CLKOUT)的稳定性控制工程网版权所有，SPLL模拟部分需要一个独立的3.3V供电电源，其由VDDSYN引脚提供，在此称之为VDDSYN供电轨道；主振荡器模块(OSCM)、时基计数器(TB—Timebase Counter)、递减器(DEC—Derementer)、周期中断定时器(PIT—Periodic Interrupt Timer)、实时时钟(RTC—Real-Time Clock)、系统时钟与复位控制寄存器(SCCR—System Clock and Reset Control Register)、锁相环低功耗与复位控制寄存器(PLPRCR—PLL，Low—Power and Reset Control Register)和复位状态寄存器(RSR—Reset Status Register)是由保持有效电源(KAPWR—Keep—alive-Power)引脚提供的电源供电的，在此称之为KAPWR供电轨道。这种体系结构的供电方式允许设计者在睡眠、深度睡眠或下电模式期间，关闭VDDH、VDDL和VDDSYN引脚的电源。设计者可以使用定时器溢出输出的TEXP引脚信号控制外部供电电路CONTROL ENGINEERING China版权所有，在关闭上述3种电源后，保持KAPWR供电轨道的电源，从而最大限度地提高电池的寿命。
    当MPC8xx处理器处在正常工作模式(包括正常高和正常低工作模式)时CONTROL ENGINEERING China版权所有，其内部绝大部分电路的电源是自正常供电引脚一VDDH、VDDL和VSS提供的，采用这样供电方案的目的是在系统空闲时降低其功耗。但是，需要注意的是，正常工作模式的各供电轨道对电源电压的要求。由图1可知，在正常工作模式时CONTROL ENGINEERING China版权所有，通常要求VDDH的电源电压大干或等于VDDL的电源电压；VDDH电源电压大于KAPWR电源电压。由于KAPWR通常是由外部带有后备电池供电电路提供的，因此需要在供电电路中加入正常工作电压与后备电池之间的切换电路，这样就使得对KAPWR供电电压要有一定程度的降低。通常，若VDDH和VDDL供电电压为3.3V，则KAPWR2.9V～3.3V。
    MPC8xx处理器的系统配置与保护模块寄存器(包括PIT、RTC、TB和DEC)和系统时钟、电源和复位控制寄存器(包括SCCR、PLPRCR和RSR)是由KAPWR供电的，这些寄存器都有与其关联的写保护寄存器，通常称之为钥匙寄存器。当MPC8xx处理器进入下电模式之后，系统主电源(VDDH和VDDL)被断开，这些寄存器值就被自动保护起来。若在主电源断开之前，不进入下电模式，则会丢失数据。因此，为了保护系统的关键数据，通过写与其关联的钥匙寄存器来锁定由KAPWR供电