这看起来很简单。如果你想要降低测试ic的成本，你就需要把2个甚至4个器件放在一起进行测试。存储器制造商已经毫无疑问地证明了这种方法的价值——并行测试128个dram器件已经成为一种标准的惯例（参考文献1）。多点测试已经将每个dram测试点的资金投入从1997年的40万美元降低到2004年的约2.7万美元。尽管在同一个时期内存储器的密度从64mb增加到了1gb，但存储器的测试成本稳中有降。

　　为什么同样的方法不能应用于所有器件的测试呢？在某种范围内这种方法是可行的，但是大多数测试工程师知道事情远没有想象得那么简单。存储器和片上系统（soc）是非常不同的控制工程网版权所有，分析这些差异可以帮助你了解为什么增加测试点的数量并不一定可以使某些测试设备达到节约成本的目的。

　　对以往的非存储器测试设备来说，非存储器器件的引脚数、bist/dft特性和混合信号核心等因素的结合，使大多数生产测试解决方案最多只能有两个测试点。大多数测试设备没有提供专门的功能，使测试设备对多个并行器件进行独立的同步，从而使多点测试解决方案的效率下降。直到最近才有几个ate制造商发布了一些测试设备，提供

　　存储器和非存储器器件之间的两个关键区别在于测试时间和总产量。高量产运行和较长的测试时间使大批量并行测试非常适合于存储器。一个有128个测试点，测试一个1gb的存储器需要128秒时间的测试设备，其吞吐量约为每小时3600个器件（uph）。一个有4个测试点，测试一个器件需要4秒钟的非存储器测试设备具有相同的吞吐量。降低这种器件测试成本的尝试是采用16个测试点CONTROL ENGINEERING China版权所有，理论上其吞吐量可以达到14,400uph，但是生产方面的其他因素很可能限制了来自大批量多点测试解决方案的回报。

　　多点测试的效率

　　测试存储器和soc的相对效率也非常不同（参考文献2）。存储器测试设备的效率基本上与测试点数目无关控制工程网版权所有，这是因为存储器测试算法的本质以及每个测试点的硬件都有能力产生测试激励并对测试结果进行处理。存储器的测试列表只包含少量执行时间很长的测试，所以花在设置测试设备上的时间相对于实际测试时间是可以忽略不计的。非存储器器件则正好相反，测试列表可以包含数千项测试，每项测试可能只需要几个毫秒来执行。

　　测试设备架构中的瓶颈随着测试点的增加正在变得越来越值得注意。测试设备设计中的每个单元都必须针对多点效率进行优化。dc测试的效率取决于按照模式控制快速排列这些测试，而不需要测试设备硬件的连续编程。混合信号测试的效率取决于前台还在继续运行测试的时候，快速移动和分析捕捉到的数据的能力。许多混合信号和数字信号测试的效率都依赖于测试设备对每个并行测试点的独立同步（或者匹配）的能力，否则这些测试就必须顺序执行。换句话说，必须采用完全并行的架构从头设计测试设备。

　　参考文献2中引用的图1显示，一个测试设备必须具有超过75%的效率，才能在超过4个测试点的情况下产生实际的效益。要想在超过8个测试点的情况下还有成本效益，测试设备就必须有超过90%的效率。只有并行架构的测试设备才可能在生产中达到这个水平。

　　一个控制器能控制多少器件？

　　测试单元的一个关键元件是器件控制器。可以处理许多封装类型和各种不同引脚数器件的取放（p&p）控制器常常应用于非存储器器件。这些控制器可以很容易地从一种封装类型转换成另外一种封装类型，而且大多支持低温和高温环境下的测试。在控制器内www.cechina.cn，器件依次经过四个基本阶段：

　　在输入托盘上等待测试；
　　放入控制器内的载具并保持适当的测试温度；
　　放入测试插座，进行测试，然后放回载具内；
　　分类，完好的器件和损坏的器件分别放置在不同的输出托盘上；
　　p&p控制器可以并行地执行所有这四个过程。控制器会考虑预期的均热时间和预计的测试时间，以此决定均热室可以排列多少个器件www.cechina.cn，以及多少个器件可以并行分类。就像测试设备一样，控制器在吞吐量和成本之间体现了一个合理的折中。

　　决定控制器吞吐量的两个主要因素是：

　　转位时间，它是用于从测试插座上取下已测试的器件并装入一个新的未测试器件所需要的时间。对于p&p控制器来说，转位时间为0.4秒到0.8秒。在计算吞吐量的时候，转位时间必须加到器件的测试时间当中。对某些控制器来说，转位时间是随着并行测试点数量的增加而增加的。

　　最大吞吐量是假设在实际测试时间为零的时候，单位时间内p&p控制器能处理的器件的最大数量。最大吞吐量给出了均热室可以容纳多少器件，以及测试完成后器件需要多长时间进行分类。目前的控制器可提供的吞吐量大约为5000uph到8000uph。

　　遗憾的是，大多数控制器的转位时间和