把数目不断增加的晶体管和越来越高的性能挤到尺寸越来越小的芯片级产品(和嵌入式微处理器)中去,正揭示了一个亟待解决的功耗问题。
随着硅器件产品不断缩小到90纳米、65纳米甚至更小的处理节点时,不是运行速度而是能耗成为了性能瓶颈。
芯片功耗管理的基本宗旨是这些器件的所有功能元件或资源并非同时或一直需要用动力驱动。目前正在运用的各种技术都贯彻了这一宗旨。此外CONTROL ENGINEERING China版权所有,一些解决硅衬底、制程和系统级功耗的革新方法也在完成之中。
这个问题令人生畏;但解决方案的前景是广阔的。
多内核运动
切换功能元件以适应运行工况的能力是制止能耗的一种方法。英特尔公司在这个领域最新的方法是采取多内核技术的形式——在一个硅片或硅组件上集成多个独立的处理内核。这种架构可灵活分配整个芯片功耗;例如,在一个特定的应用中控制工程网版权所有,一个内核能处理多线程,则关闭另一个内核的部件来降低功耗。拥有两个(或更多个)内核增加整体灵活性调整能耗。
英特尔公司结构工艺部门市
英特尔公司还提到较低的运行速度/电压以及更多的分配任务可降低“为保持这些器件可靠性所需的散热成本”,因为它们不像单核器件那样集中处于受热状态。
CPU内核平均功耗,使性能与应用相适应。降低电压是降低能耗的主要因素。
Advanced Micro Devices(AMD)公司也正在转向双核技术。AMD公司Opteron产品经理Brent Kerby解释说,因为AMD64架构“是完全考虑多内核”设计的,所以在同一块芯片上放置另一个内核并不明显改变功耗和热温范围。在架构中适当集成多个内核可减少功耗。这是如何做到的呢?降低核心级电压和频率,由于增加了内核,性能多少有所提升。他说:“速度、电压和能耗之间的权衡还在不断地进行着。”重要的是,包括对存储控制器供电,单核和双核最大功耗保持在95瓦。根据Kerby所讲,这大大低于业界同类芯片产品的功耗。
Kerby说:“在一个给定平台,服务器段有多线程工作量时,在最小程度改变功耗和散热要求的情况下,增加更多个内核可提升计算性能,还能减少能耗处理器所需的数目。”
AMD公司认为处理器功耗管理技术在过去的几年里已引起高度的关注。他指出,在服务器段,为了提高芯片级的能效仍需对一些项目进行优化。一些平台级的基础设施也能得益于能效的提高。Kerby列举了这一范畴的存储技术、处理器和存储器的电压调整模块,尤其是电源部分——许多只提供了70%的效率。
一个发展中的问题
飞思卡尔半导体公司认识到功耗管理对设计工程师们来说虽然是易控制的,但这是一个发展中的问题。飞思卡尔半导体公司负责16/32位用户和工业公司的全球市场经理Jeff Bock认为,若芯片和硬件开发允许设计者有选择性地在功能、速度和运行时间之间进行选择,则功耗管理是易控制的。
■ 灵活的时钟门控(能根据应用关闭芯片级和内核部分时钟);
■ 功耗管理模块关闭未被使用的芯片元件;以及
■ 旁路时钟使一些部件几乎在直流水平下(大大低于1kHz)超低功耗运行,这在使用标准时钟是不可能实现的。
Bock说:“选择有功耗管理选项的处理器可打开管理功耗的大门。”
其次,设计师需要了解如何启动各种处理器选项获得最小能耗。这需要工具(编译器、调试器)、培训和附属材