引言
PCI(Peripheral Compornent Interconnect,即外围部件互连)总线是一种先进的高性能32/64位地址数据复用局部总线,该总线是以INTEL为首的多家集团设计的,PCI总线可以同时支持多组外围设备,且处理器和时钟频率无关,可以提供高达132MB/s的数据传送速率,PCI总线具有严格的规范,只要符合PCI规范的扩展卡,那么,插入任何PCI系统就能可靠地工作,是当今PC领域中流行的总线。
PCI总线协议非常复杂,目前实现PCI接口的有效方案分为两种:即使用可编程逻辑器件和使用专用总线接口的器件,可编程逻辑器件实现PCI接口比较灵活,可以利用的器件比较多,现在有许多生产可编程逻辑器件的厂商(如Xilinx的Logicore和Alerra的AMPP)都提供经过严格测试的PCI接口功能模块,用户只要进行组合设计即可,但这种方法难度较大CONTROL ENGINEERING China版权所有,设计周期较长。而采用专用接口器件实现完整的PCI主控模块和目标模块的功能,则
PCI9052芯片介绍
PCI9052是PLX技术公司继PCI9050之后推出的低成本、低功耗、高性能总线接口芯片,通过该芯片可以使多种局部总线快速转换到PCI总线上。
◇ 主要特点
(1)兼容PCI V2.1协议特性。PCI9052芯片与PCI协议V2.1版兼容CONTROL ENGINEERING China版权所有,可支持低成本的从模式适配设备,也支持从ISA适配卡向PCI适配卡的转换。
(2)采用直接从(目标)模式传送数据。支持突发存储器映射和I/O映射方式,可从PCI总线到局部总线上存取数据。读写FIFO(先入先出)寄存器使得局部总线和PCI总线具有高性能的突发方式,PCI总线总是工作在突发方式,但是局部总线可以设置成突发方式或者连续单周期方式。
(3)带有中断发生器,可以从两个局部总线中断输入中生成一个PCI中断。
(4)PCI9052局部总线接口运行于TTL时钟,并可生成必要的内部时钟www.cechina.cn,局部TTL时钟与PCI时钟异步工作,并允许局部总线独立于PCI时钟工作,其缓冲PCI总线时钟(BCLKO)可与局部总线时钟(LCLK)相连。
(5)PCI9052局部总线配置可编程。支持复用或非复用的8/16/32bit局部总线,芯片有4字节使能(LBE [3:0]#)、26根地址线(LA[27:2])和32/16/8bit数据线(LAD[31:0])。
(6)支持先读模式、即预取数据可从PCI9052内部的FIFO寄存器读取,用以代替局部总线CONTROL ENGINEERING China版权所有,但地址必须是前一条地址的后续地址,且应为32位宽度(下一地址=当前地址+4)。
(7)所有控制、地址和数据信号都可由PCI9052直接生成,用于驱动PCI和局部总线控制工程网版权所有,而无需额外驱动电路。
(8)带有串行EEPROM接口,可用于加载配置信息,这对于装载一个特定的适配设备信息(网络节点号、厂商类型码和片选等)是很有用的。特别是将PCI9052转换为ISA接口模式时,串行EEPROM是必需的。
(9)提供了四个局部片选信号,其基地址和每一个片选的范围可由串行EEPROM配置,也可由主控制器在线编程。
(10)具有五个局部地址空间,基地址和每一个局部地址空间的范围可由串行EEPROM配置或由主控制器在线编程。
(11)支持Big Endian和Little Endian字节间的转换。当局部总线是16位宽度或8位宽度时,PCI9052同时支持Big Endian字节模式转换为字或字节宽度。
(12)为了匹配以前的接口读/写(RD#/WR#)信号,可以从时钟周期的开始延时(例如ISA总线接口)。
(13)附加的LRDYi#(local ready input)握手信号可用于产生各种等待状态,PCI9052内有等待状态发生器(读/写地址到数据、数据到数据和数据到地址之间)。
(14)局部总线预锁存计数器可以编程为(无预锁存)4、8、16或连续值(预锁存