1.1 SED1356的结构及工作原理
　　该芯片的内部结构框图如图1所示。来自系统总线的图像数据被磅到主机接口单元。如果数据是由摄像机之类的媒体捕捉到传送进来的，则通过媒体插件接口单元接收后才送往主机接口单元。

　　1.2 SED1356的特点
　　（1）显示缓冲存储器为16位的DRAM，可以通过寄存器来设置多种存储器类型。其速率对于EDO-DRAM可达40MHz（即80MByte/s），对于FPM-DRAM可达25MHz（即50Mbyte/s）。存储器容量一般选择512KB（256×16bit）或2MB（1M×16bit）。另外可以通过寄存器编程改变存储控制接口单元的输出时序，使之与存储器匹配。

　　（2）支持多种CPU接口，包括EPSON E0C33、ENC MIPS VR41xx、Hitachi SH-4/SH-3、PC Card(PCMCIA)/StrongARM等在内的13种接口标准。

　　（3）可以同时输出数字信号（在LCD上显示）和模拟信号（在TV或CRT上显示），支持4/8/15/16bpp的颜色深度，最多可达64K之多的颜色值，最大达800×600的分辨率。支持TV的NTSC制式和PAL制式。在NTSC制式中支持从400×396到752×484的多种分辨率。

　　（4）有一个灵活的时钟管理机制CONTROL ENGINEERING China版权所有，对内存时钟、总线时钟和TV的电扫描时钟可以灵活地进行调整。它共有三个输入时钟：CLKI、CLKI2、BUSCLK。内部需要的5个时钟：BUSCLK、MCLK、LCD PCLK、CRT/TV PCLK、Mediaplus CLOCK都由三个输入时钟CLKI、CLKI2、BUSCLK进行分频运算得到。

　　（5）可以通过设置寄存器对图像的显示进行灵活多样的选择。可以在内存储存的多个光标图像中www.cechina.cn，选择其中的一个；可以设定光标在屏幕上的位置；可以对显示图像进行90°、180°、270°的翻转；可以在内存中储存一个比实际图像大的虚拟图像控制工程网版权所有，而屏幕就相当于一个窗口，可以移动它来显示虚拟图像的一部分；在SED1356内部的20数据加速器可以实现数据块的快速写、读、移动、填充等操作，以加速显示图像的刷新。

　　2 系统设计原理
　　本系统原理如图2所示。整个电路的设计以芯片SED1356为核心。CPU将图像数据通过总线传给控制芯片SED1356。在CPU命令的控制下，SED1356将图像数据写入EDO-DRAM中，此后则可以通过对SED1356的各个寄存器进行设置，以实现各种不同的显示要求，然后输出符合求的模拟或数字的显示信号。模拟信号可以送至TV或CRT显示，数字信号可以送至LCD上显示。另外可以通过媒体插件接口（MediaPlug Interface）将摄像机等视频采集设备采集到视频信号直接送往SED1356进行处理，再送至显示设备。这在监视系统中有着广泛的应用。