用户中心

资讯 > 人机界面

数字视频接口——DVI 1.0

来源:电子技术应用2006.10.21阅读 3940

  摘要:介绍了新型数字视频接口的发展背景和技术优势,详细分析了DVI 1.0的通信协议、T.M.D.S.的链路构成、信号特性、编码及解码算法,特别针对实际应用,分析了DVI接口的时钟构成,最后就显示相关的DDC、EDID、HPD等协议进行了简单介绍。 

        关键词: 数字视频接口(DVI) 最小变换差分信号(T.M.D.S.) 信号编码 锁相环

  1 背景介绍
  二十一世纪刚刚显现第一缕曙光,正当人们享受着以摩尔定律递增的高速微处理器时,一种新型的视频接口技术将带给人们更加绚丽多彩的视觉感受。这就是业界刚刚发展起来的DVIDigital Visual Interface数字视频接口技术。随着以LCD为代表的数字平板显示技术的飞速发展,DVI必将迅速成为计算机显示的标准视频接口。

  随着对绿色显示观念的倡导,CRT显示已由球面发展到柱面,又从柱面发展到纯平显示,人们对屏幕刷新率和图像几何失真要求愈来愈高,传统模拟VGA视频接口+CRT或LCD显示器的图像显示能力越来越捉襟见肘。制造成本的不断

降低,使LCD等平板显示技术已逐步取代传统的CRT显示器成为PC机显示器的主流。由于要与传统的VGA模拟接口兼容,其内部不得不内置一级ADC数模转换及PLL锁相环电路,将模拟的视频信号转化成数字信号再进行显示,还要进一步针对CRT显示的值进行校正,得到适合LCD象素特性的灰度信号。这样一系列中间环节的转换,加上模拟传输环节中难以抑制的噪声干扰问题,使得此类平板显示的图像信息丢失,并随着分辨率和场频的提高而加重。以LCD、PDP、LED、OLED等为代表的平板显示(包括数字投影仪)的蓬勃发展,对数字视频接口技术提出了迫切要求。

T.M.D.S.逻辑链路结构

  DVI数字视频接口就是在这种趋势下产生的。DVI由Intel、Silicon Image、Compaq、Fujitsu Limited、Hewlett-Packard Company、IBM、NEC合作提出的一种数字视频接口标准,很好地解决了上述问题控制工程网版权所有,而且还兼容了传统的VGA接口,是目前极具发展前途的一种PC机视频接口标准。本文的目的在于使读者迅速掌握DVI的通信协议,从接口提取视频信息,摆脱对计算机内部复杂的硬件原理的研究,使DVI接口的高质量数字视频信息可以按用户的要求进行开发利用。

  2 DVI接口构成
  DVI接口利用最小变换差分信号—T.M.D.S. Transition Minimized Differential Signal作为基本电气链接信号。T.M.D.S.链路主要用于将图像数据传送到显示器。DVI接口协议允许使用双T.M.D.S.链路结构www.cechina.cn,从而可以支持超大分辨率的显示设备。T.M.D.S.通过先进的编码算法将8bit的象素数据转换成10bit的最小变换信号,削弱了传输电缆中交叉电磁干扰EMICONTROL ENGINEERING China版权所有,并且这种直流平衡的编码信号更有利于光纤传输。另外这种先进的编码算法可以为接收端提供时钟恢复信号,并允许在较远距离传输时(一般小于5m)信号有较大的抖动误差。

  2.1 DVI体系结构要求
  DVI作为一种面向计算机开发的视频接口,要与现有的操作系统、硬件平台兼容,还要与以前的接口标准保持一定的兼容性。图1是DVI接口T.M.D.S.的逻辑链路结构。DVI支持即插即用功能(Plug and Play)。在系统启动时,DVI提供最低分辨率VGA 640×480模式 系统通过DDC2B协议访问显示器,获得显示器对象素格式的支持情况,通过EDID数据获得关于显示器型号和现实能力的信息。这些内容都是显示器制造商在显示器内部固化的一段数据,通过DDCDisplay Data Channel向主机系统提供自身信息。
 

T.M.D.S.链路结构


  系统启动后会自动加载图形显示控制器(即显卡)的驱动程序。根据用户提出的显示要求www.cechina.cn,即屏幕的分辨率、色深、刷新率,结合由DDC获得关于显示器的信息,确定T.M.D.S.的启用情况。DVI的单T.M.D.S.只提供24bit色深,当用户要求的色深超过24bit时,并且系统已经确认显卡和显示器都支持双链路T.M.D.S.。此时系统会启动双T.M.D.S.链路,链路0数据通道0~2传输24bit信息CONTROL ENGINEERING China版权所有,其它颜色信息由链路1(数据通道3~5)传输;当用户的分辨率和刷新率要求超出单T.M.D.S.链路的传输能力时单T.M.D.S.链路的最高象素传输频率为165MHz,系统会启动链路1,链路0用来传输奇数象素信息,链路1用来传输偶数象素信息,并定义显示器上每一行的第一个象素为象素1,奇数象素。由于双T.M.D.S.链路共用一条时钟回路,所以双链路工作时,链路















版权声明:版权归控制工程网所有,转载请注明出处!

频道推荐

关于我们

控制工程网 & CONTROL ENGINEERING China 全球工业控制、自动化和仪器仪表领域的先锋媒体

CE全球

联系我们

商务及广告合作
任小姐(北京)                 夏小姐(上海)
电话:010-82053688      电话:18616877918
rendongxue@cechina.cn      xiashuxian@cechina.cn
新闻投稿:王小姐

关注我们的微信

关于我们 | 网站地图 | 联系我们
© 2003-2020    经营许可编号:京ICP证120335号
公安机关备案号:110102002318  服务热线:010-82053688