引言
对于计算机普遍采用的并行总线来说,随着系统时钟和数据速率的提高CONTROL ENGINEERING China版权所有,多位并行总线变的很难同步。对于每一个并行信号,由于高速会带来噪声和通道间的串扰,CPU必须等待所有的总线全部稳定,以保证它们能够被很好的锁存下来。并且在每一个时钟的有效沿处CONTROL ENGINEERING China版权所有,数据和时钟的定时关系必须满足建立/保持时间,数据才会被稳定的存储下来。这些并行总线的限制使之很难达到单一信号传输超过1GHz。同时,为了满足更高的带宽要求www.cechina.cn,目前计算机和通信领域越来越多采用简单架构的串行总线。现在的一个16位或32位的并行总线可能变成为1位或2位的串行总线结构,并且具有更高的数据传输率。无论是复杂的高速并行总线还是串行总线都向设计和调试人员提出了新的挑战。因为当时钟频率达到数百兆或更高时,每个设计细节都很重要,需要认真考虑电路中的时钟分布、信号路径、残桩引线、噪声容限、阻抗和负载、传输线影响以及功率分配等问题。所有这些方面都会对高速通信系统中传输的数字信号完整性产生影响。
高速总线中的信号完整性问题
在高速总线中,典型的信号完整性问题包括以下几部分:振幅问题:包括减幅振荡(震铃效应)、“下垂R
定时问题引起信号完整性故障
数字信号畸变产生于许多根本性原因。在并行总线中,与定时有关的问题是非常普遍的现象。
总线竞争
当两个驱动器设备试图同时使用同一总线时,就产生了总线竞争现象,它会导致信号畸变。正常情况下,当一个驱动器传送数据时,另一个驱动器应进入高阻抗状态并保持“让路”状态。但如果高阻抗的设备不能及时切换,就会出现两个驱动器争用总线的情况。由于两个驱动器信号都不能通过,故迫使总线形成一个不确定的振幅,这样就可能达不到逻辑电路的阈值电压。
建立/保持时间违规
带锁存功能的数字器件要求时钟和输入数据必须满足建立/保持时间的要求。否则会在输出数据上出现不可预见的毛刺,或根本没有正确输出跳变(称为亚稳态效应)。高速同步总线中,对建立和保持时间的要求特别严格,仅分析定时关系很难进行故障排除。
iLink工具包进行高速总线验证和调试
高带宽数字存储示波器是信号完整性分析的传统工具。它可用于捕获被测数字信号的模拟参数信息,并且能方便准确的显示方波、瞬时尖峰脉冲,以及各种各样的信号完整性问题。逻辑分析仪是计算机和通信系统硬件调试的有力工具控制工程网版权所有,特别是对那些拥有大量总线、输入和输出装置的高速系统。它具有高通道数、深存储器和先进的触发功能CONTROL ENGINEERING China版权所有,可从许多测试点捕获数字信息。而且现代逻辑分析仪都包括能够帮助检测某些对信号完整性有影响的触发功能。例如毛刺触发、建立和保持时间违规触发等等,这些触发条件,以及许多其他逻辑组合触发条件可同时应用于数百个通道上。为了加速高速计算机和通信系统的总线调试和验证,泰克公司提供的iLink工具包,将TDS示波器和TLA715系列逻辑分析仪集成在一起,共由iConnect,iView,iVerify三个部分组成。
iConnect技术
随着各种高速总线出现,以及产品的空间尺寸要求越来越小,如何进行信号的探测和连接是每个设计人员都必须面临的问题。传统的高带宽示波器通过探头的附件来连接被测信号、观测数字信号的模拟参数细节、进行调试和验证。逻辑分析仪由于需要连接更多的通道,例如观察32位地址总线、数据总线以及关键的时钟和控制信号,需要几十路,甚至上百路信号同时观测。所以在设计阶段,进行可测性设计就显得至关重要,需要专门提供足够的测试点保证逻辑探头探测高速总线。为了保证高速信号的探测和连接,在TLA7AXX系列逻辑分析仪模块中采用的P6860探头(34个通道),前端采用有源锗化硅电路,每一个探头的输入容性负载为0.7pF,并且提供2GHz的模拟带宽。
在连接方式上,P6860探头和被测电路的连接采用压接的方式,即无需传统的、为逻辑分析仪探头测试提供的测试插座或连接器。探头的前端为高密度导电胶条,工程师在进行可测性