MIL-STD-1553B是一种时分制,命令/响应,集中控制式多路传输的半双工串行数据总线,其传输速度为1Mb/s,字长为20b,数据有效长度为16b,信息量最大的长度为32个字。其信息格式有总线控制器BC(Bus Controller)到远程终端RT(Remote Terminal),RT到RC,RT到RT,广播式和系统控制式。
MIL-STD-1553B总线协议已经发展成为国际公认的数据总线标准,广泛地应用于航空电子综合系统中,目前国内外开发的各种1553B总线采集卡,大多采用的是美国DDC公司生产的BU-6150接口芯片,但是该芯片价格比较昂贵,开发成本较高,另许多商家望而兴叹。本文介绍的基于DSP的1553B总线通讯模块的设计,采用TI公司TMS320F206DSP芯片进行数字信号处理,用FPGA进行现场反复编程,降低了设计成本,满足了1553B通讯模块的开发需求。
1 TMS320F206的简介
该1553B总线通讯模块的DSP采用TI公司的TMS32
(1)5V工作电压,20MHz主频时,指令周期50ns;3个外部引脚中断;8级内部硬件堆栈,存放调用/中断返回地址;硬件等待;休眠的IDLE模式,低功耗;标准的IEEE1149.1仿真口。
(2)片内64k程序空间,64k数据空间,64kI/O空间,32k全局存储空间,片内544×16b双寻址RAM,32k×16b用户可编程FLASH,作为程序空间,4k×16b单寻址RAM,程序空间和数据空间之前可以进行数据搬移。
(3)片内16b定时器,片上软等待产生器,可以分别为程序空间,数据空间,I/O空间产生0-7个等待,片上振荡器和锁相环有倍频和分频功能,32b算术逻辑单元/累加器,16×16b乘法器,全双工异步串口UART,增强的同步串口,带4级FIFO。
2 系统的组成框图和工作原理
检测仪采用单片机技术,可编程逻辑器件(FPGA)技术,数字信号处理(DSP)技术,结合1553B总线收发技术研制而成。既可以对单个航空电子设备进行离线检测,也可对飞机的整个总线的运行和各个记载设备的数据传输进行在线检测。检测仪整体采用个人数字助理(PDA)技术,数据输入、输出、处理、控制、显示等均集中在检测仪。
系统组成框图如图1所示。
从数据信号流程方面:收数据时,外部数据送到收发器进行电压转换后,成为一组20b的串行数据,经过FPGA芯片EP20K200处理成16b并行数据经扩展口送到DSP处理,然后经双口RAM进行数据缓存,需要显示数据时,单片机CPU对双口RAM送来的16b并行数据进行分析存储,按要求转换成十六进制,二进制或者工程单位制送显示器显示,发数据时,CPU将键盘输入的数据按照十六进制、二进制或者工程单位制经转换后送双口RAM缓存,DSP从双口RAM读入数据,预处理后送EP20K200,EP20K200再进行转换处理控制工程网版权所有,输出一组20b的串行数据到收发器,经变压耦合成符合1553B标准要求的串行数据www.cechina.cn,再经收发接口发送到数据总线上。
3 硬件电路设计
3.1 接收器和发送器
1553B航空电子系统中,各终端设备与总线之间采用的是耦合的方式,分为变压器耦合和直接耦合,采用的美国DDC公司的BU-63152芯片,具有两个完全独立的双余度端口,完全满足1553B总线收、发的要求CONTROL ENGINEERING China版权所有,接收器操作模式下,在引脚STROMB控制下,数据被变成双向的TTL电平,从RX DATA OUT和其非脚输出到下一级译码电路,发送器操作模式下,在引脚INHIBIT控制下控制工程网版权所有,发送器部分从编码电路接收数据,发送到数据总线上。
3.2 FPGA模块
将FPGA技术与数字信号处理DSP技术相结合是现代电子设计中常用的方法,该模块中的FPGA芯片接口主要实现以下功能:
(1)将总线上的串行信息流转换成处理机可以处理的并行信息或者与之相反;
(2)接收或发送信息