图1 数字图像采集处理系统原理框图

     2系统设计
　　整个系统由三部分构成:图像采集模块、图像处理模块和图像传输模块。

      2.1 图像采集模块
　　该模块主要由两组CMOS摄像头和云台组成。该模块的接口信号见图2。 
 

图2 图像采集模块连接图

　　摄像头采用韩国现代的HV7131R和五层玻璃透镜。HV7131R采用0.3μm的CMOS工艺,有效像素30万,功耗低于90mW,具有曝光控制、增益控制和白平衡处理等功能,最大帧率30fps@VGA。通过标准的I2C接口设置HV7131R的内部寄存器,可以调节图像的曝光时间、分辨率、帧率、RGB增益、镜像等。HV7131R输出10位的RGB原始数据,本系统采用了其中的高8位。多层玻璃透镜可以滤除波长大于630nm的红外线,并采用超焦距对焦方式CONTROL ENGINEERING China版权所有,最小成像距离为3cm。

　　摄像头借助云台跟踪运动目标,水平旋转范围为-180°～180°;垂直旋转范围为-45°～45°。

　　考虑到运动图像处理至少需要3帧的序列图像,每组摄像头配备了4片RAM。3片做数据采集缓冲,1片存储DSP处理后的结果。

      2.2 图像处理模块
　　该模块由DSP、FPGA和数据缓存器组成。

      2.2.1 主要器件的选型
　　DSP主要完成的功能有:
　　(1)加电自举,初始化1394接口芯片;
　　(2)通过I2C接口设置摄像头的寄存器;
　　(3)对图像进行预处理,提高成像质量;
　　(4)控制云台的转动,实现运动目标的跟踪。
　　FPGA在本系统中的作用有:
　　(1)提供图像采集、存储与传输的工作时序;
　　(2)协同DSP实现复杂的组合逻辑控制电路;
　　(3)实现标准的VGA接口,外接LCD显示器。

　　基于以上要求,本系统采用TI公司的32位浮点DSP TMS320C6711B。6711B采用改进的哈佛总线结构www.cechina.cn,主频为150MHz,内部集成硬件乘法器和累加器,采用流水线VelociTITM甚长指令字(VLIW)指令,具有丰富的片上外设CONTROL ENGINEERING China版权所有,并有专门针对数字信号处理的指令系统,运算能力可达1200MFLOPS,适用于计算量大、实时性高的数字图像处理领域。FPGA 则采用Altera公司Apex系列的EP20K600EBC652。EP20K600EBC652具有高速度(622MHz的数据速率)、高密度(有效逻辑60万门)、低噪声和低功耗的特点。有4个PLL、480个低电压差分信号(LVDS)的I/O口,工作电压为2.5V和1.8V。