1 引言

       随着数字信号处理器性能的不断提高及其成本与售价的大幅下降，数字信号处理应用领域飞速扩展，信号处理进入了一个新的发展时期。同时随着计算机技术以及互联网络技术的不断发展，越来越多的数据需要经过计算机来进行处理、存储、传输筹操作。计算机的应用已经遍及我们生活的每一个角落。由于计算机本身的特点，通用计算机通常仅负责没有实时性要求的工作，而不适于进行实时性要求很高的数字信号处理。将计算机和DSP有机地结合起来，充分利用各自的优点控制工程网版权所有，它们将会相得益彰，满足现实应用中对数据实时处理能力、数据传输能力以及数据管理能力提出的越来越高的要求。PCI总线以其众多优点在计算机中具有不可取代的作用，采用PCI总线使DSP与计算机通信可以很好地满足其对高速数据传输的要求。本文以实际开发系统为背景，以TI公司的TMS320VC5402与PLX公司的PCI9052为基础。详细论述了基于DSP的PCI总线结构的数据采集系统硬件及软件设计方案和实现方法。

2 数据采集系统硬件设计

2．1 系统结构及原理

  &

nbsp;   基于DSP的PCI总线高速数据采集系统的结构如图1所示，它主要由A／D转换器、DSP数据读取及处理、PCI通信接口和PC机等部分组成。模拟信号经A／D采样后由DSP通过并行I／O读取控制工程网版权所有，并将处理后的数据通过PCI总线送到通用计算机做进一步处理[1]。

       A／D转换器采用TI公司的TLC5510，TLC5510为8 bit、20 MS／s的高速并行A／D转换器。TLC5510在每个时钟的下降沿采样www.cechina.cn，该采样点的转换数据经过2．5个延迟后，在时钟的上升沿输出，也就是每个点的转换时间为2．5个时钟周期，一旦转换流水线启动，则在每个时钟的上升沿都有一个转换数据输出。

       DSP与计算机之间的通信由接口电路PCI9052实现。PCI9052是PLX公司推出的一种简单、高效的PCI从设备接口，可实现多种外设局部总线和PCI总线的互连。根据PCI规范，主设备和从设备的划分本质上是确定数据传输双方访问与被访问的能力和关系。在此，PCI9052只能由主机或其它拥有总线主控制能力的设备进行数据的读写操作。但由于其内部有64Byte写FIFO和32Byte读FIFO，使PCI9052的局部总线和PCI总线能互相独立工作，可支持传输速度为132 Mb／s的突发传输[2]。

       DSP采用TI公司的TMS320VC5402，它的处理能力可达到100 Mb／s,具有改进型的8位HPI接口，有16 K*16 Bit DARAM，以及4 K*l6 Bit ROM存储空间。具有较高的性价比[3]。

2．2 PCI9052与TMS320VC5402的接口

       PCI9052的局部总线设置为8位局部总线，采用地址数据非复用模式，PCI9052和TMS320VC5402的接口电路如图2所示[4,5]。此时，LBE1为LA1，LBE0为LA0。将PCI9052的LBE0接HPI的HBIL，用以区分第一字节和第二字节。PCI9052的LA17接TMS320VC5402的HCNTL1，LA16接HC-NTL0，以选择HPI寄存器。PCI9052的LAD[0：7]接TMS320VC5402的HD[7：0]。TMS320VC5402的HINT反向后接至PCI9052的LINT1CONTROL ENGINEERING China版权所有，之所以反向是由于HINT低电平有效，而UNT1是高电平有效。PCI9052的LW／R反向后接至TMS320VC5402的HR／W，因为LW／R高电平表示写，低电平表示读；而HR／W高电平表示主机要读HPI，低电平表示主机要写HPI。PCI9052的CS0与CS1相或后连接至HCS，RD和WR分别连接到HDS1，HDS2。TMS320VC5402的LRDY通过一定的逻辑组合再加上一个D触发器与PCI9052的LRDY相连以实现PCI9052与HPI的同步。PCI9052局部时钟采用40MHz。其中CPLD选用EPM7128，使用MAX+PLUSⅡ进行设计。

       HPI主机接口采用访问寄存器的方式来进行DSP内部数据的读写CONTROL ENGINEERING China版权所有，把HPI口单纯映射到PCI的I／O空间或者存储器空间都有不可避免的缺点，因此本接口电路采用双映射方式，利用