一、概述 
       ----高速传输系统中低速设备的接入有广泛的应用范围。在环境监控等监控网络中www.cechina.cn，被监控设备往往提供RS-232/RS-485/V.10/V.35的通信接口，为了要将这些接口的低速数据送往远端中心，一般常通过DDN专线，基带MODEM，专用复接设备接入高速码流来实现低速数据的传输。这些方法各有各的要求和特点。现介绍一种采用PCM编码原理及FPGA编程技术实现PCM数字接入的设备，可以实现异步低速速率数据透明接入PCM（2M）码流的任意时隙的传输控制工程网版权所有，而且此接入无须改变传输设备的配置。采用直接采样法从高速系统中最高倍同步时钟采样这种方法可靠性很高，本设备在工程实践中得到了应用与验证。 

       二、PCM编码原理与规则 
 

 图1：2M接口基本时序

 

    

   ----PCM数字接口符合G.703标准，通过75Ω同轴电缆或120Ω双绞线进行非对称或对称传输，传输码型为含有定时关系的HDB3码www.cechina.cn，接收端通过译码可以恢复定时，实现时钟同步，其时序关系如图1所示。Fb为帧同步信号，C2为时钟信号，速率为2.048Mbps，数据在时钟下降沿有效，E1接口具有PCM帧结构控制工程网版权所有，一个复帧包括16个帧，一个帧为125μs，分为32个时隙，其中偶帧的零时隙传输同步信息码0011011，奇帧的零时隙传输对告码，16时隙传输信令信息，其它各时隙传输数据，每个时隙传输8比特数据。本设计采用FPGA编程技术来实现PCM编码原理，线路驱动采用LEVEL ONE公司的LXT30芯片来实现。 

       三、利用FPGA编程技术实现PCM编码原理 
       ----根据以上PCM编码原理，经验证明可利用职权FPGA编程技术用一片LATTICE1032E可以实现一路低速数据的收发，其各功能模块框图如图2所示。用大规模可编程集成电路实现系统设计，可以提高系统集成度，缩短开发周期，LATTICE芯片时延可控，如果要在一个芯片中实现多路数据的接入CONTROL ENGINEERING China版权所有，可用XILINX、ALTERA公司更大规模可编程电路来实现。 
       ----本接入设计主要由5个模块组成： 
       1. 数据采集及处理模块 
       ----该模块功能是异步数据接口的数据进行采集及处理并转换为所需用2M数据流。 
       2. 时钟发生模块 
       ----该模块是将8.192MHz的晶振所产生的原始时钟经过分频后所产生的系统时钟与从HCB3码中所提取的2.048Mbps时钟进行比较并进行（数字锁相环），产生系统所需的2.048MbpsJF时钟。 
       3. 时隙产生及控制模块
       ----该模块是利用时钟发生模块产生的2.048MHz的系统时钟，经分频及处理后，产生系统所需的零时隙，帧信号及所需数据传输的时隙信号等时隙及控制信号。 
       4. G.703接口功能模块
       ----该模块是完成2M数据中提取及插入同步码及2M数据流变换为G.703标准的HDB3码型。 
       5. 线路驱动模块
       ----该模块采用LEVEL ONE公司的LXT301芯片及相关变压器，并由该模块提取2M系统时钟。

     &nb